3408.68821 PATENT

Ċ.

## IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In Re	U.S. Patent Application	)
Applic		) I hereby certify that this paper is being deposited with the Unit States Postal Service as EXPRESS MAIL in an envelopment addressed to: Mail Stop PATENT APPLICATION Commissioner for Patents, P.O. Box 1450, Alexandria,
Serial No.		22313-1450, on this date.
Filed:	December 29, 2003	) 12-29-03 ) Date
For:	COMPOSITE STORAGE	)
	APPARATUS AND A CARD	)
	BOARD THEREOF	)

## **CLAIM FOR PRIORITY**

Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Dear Sir:

Applicant claims foreign priority benefits under 35 U.S.C. § 119 on the basis of the foreign application identified below:

Japanese Patent Application No. 2003-023617, filed January 31, 2003.

A certified copy of the priority document is enclosed.

Respectfully submitted,

GREER, BURNS & CRAIN, LTD.

Patrick G. Burns

Registration No. 29,367

December 29, 2003 300 South Wacker Drive Suite 2500 Chicago, Illinois 60606 Telephone: 312.360.0080

Facsimile: 312.360.9315

# 日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年·月 日
Date of Application:

15

2003年 1月31日

出願番号 Application Number:

特願2003-023617

[ST. 10/C]:

[JP2003-023617]

出 願 人
Applicant(s):

富士通株式会社

2003年10月 2日

特許庁長官 Commissioner, Japan Patent Office





ページ: 1/

【書類名】

特許願

【整理番号】

0253279

【提出日】

平成15年 1月31日

【あて先】

特許庁長官 殿

【国際特許分類】

G11B 25/10

【発明の名称】

複合型記憶装置及びそのカード用基板

【請求項の数】

10

【発明者】

【住所又は居所】

神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】

南彰

【特許出願人】

【識別番号】

000005223

【氏名又は名称】

富士通株式会社

【代理人】

【識別番号】

100094514

【弁理士】

【氏名又は名称】

林 恒徳

【選任した代理人】

【識別番号】

100094525

【弁理士】

【氏名又は名称】 土井 健二

【手数料の表示】

【予納台帳番号】

030708

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

ページ: 2/E

【包括委任状番号】 9704944

【プルーフの要否】 要

## 【書類名】明細書

【発明の名称】複合型記憶装置及びそのカード用基板

#### 【特許請求の範囲】

【請求項1】メモリカード機器と可換型ストレージ機器とを備えた複合型記憶装置において、

第1のインターフェースを有する可換型ストレージ機器と、

第1及び第2のインターフェースを有するカード用基板とを有し、

前記カード用基板は、前記第2のインターフェースを前記第1のインターフェースに変換するインターフェース変換回路と、前記インターフェース変換回路に接続されたコネクタと、前記インターフェース回路に接続された前記メモリカード機器を有する

ことを特徴とする複合型記憶装置。

【請求項2】前記メモリカード機器は、

メモリカードのコネクタと、

前記コネクタに接続され、前記メモリカードの少なくともリード及びライトの 一方を制御するメモリカード制御回路とで構成された

ことを特徴とする請求項1の複合型記憶装置。

【請求項3】前記メモリカードのコネクタは、異なる種類のメモリカードに 対応する複数のコネクタで構成され、

前記メモリカード制御回路は、前記異なる種類の各メモリカードの少なくとも リード及びライトの一方を制御するメモリカード制御回路で構成された

ことを特徴とする請求項2の複合型記憶装置。

【請求項4】前記第2のインターフェースで外部接続する時は、前記カード 用基板のコネクタと前記可換型ストレージ機器とのコネクタとを接続するケーブ ルを更に設けた

ことを特徴とする請求項1の複合型記憶装置。

【請求項5】前記第1のインターフェースで外部接続する時は、前記外部と、前記カード用基板のコネクタと前記可換型ストレージ機器とのコネクタとを接続するケーブルを更に設けた

ことを特徴とする請求項1の複合型記憶装置。

【請求項6】第1及び第2のインターフェースを有するカード用基板において、

前記第2のインターフェースを前記第1のインターフェースに変換するインターフェース変換回路と、

前記インターフェース変換回路に接続され、前記第1のインターフェースで外 部と接続するためのコネクタと、

前記インターフェース回路と前記コネクタに接続された前記メモリカード機器 を有することを特徴とするカード用基板。

【請求項7】前記メモリカード機器は、

メモリカードのコネクタと、

前記コネクタに接続され、前記メモリカードの少なくともリード及びライトの 一方を制御するメモリカード制御回路とで構成された

ことを特徴とする請求項6のカード用基板。

【請求項8】前記メモリカードのコネクタは、異なる種類のメモリカードに 対応する複数のコネクタで構成され、

前記メモリカード制御回路は、前記異なる種類の各メモリカードの少なくとも リード及びライトの一方を制御するメモリカード制御回路で構成された

ことを特徴とする請求項7のカード用基板。

【請求項9】前記第2のインターフェースで外部接続する時は、前記カード 用基板のコネクタと可換型ストレージ機器とのコネクタとをケーブル接続する

ことを特徴とする請求項6のカード用基板。

【請求項10】前記第1のインターフェースで外部接続する時は、前記外部と、前記カード用基板のコネクタとをケーブル接続する

ことを特徴とする請求項6のカード用基板。

## 【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、種類の異なる複数の記憶装置を搭載した複合型記憶装置及びそのカ

ード用基板に関し、特に、デイスクドライブとメモリカードとを搭載した複合型 記憶装置及びそのカード用基板に関する。

[0002]

## 【従来の技術】

磁気デイスク、光磁気デイスク、光デイスク等の記憶媒体を利用したデイスクドライブは、大容量記憶が可能であるが、比較的サイズが大きい。一方、半導体メモリを利用したメモリカードは、比較的サイズが小さいが、記憶容量が小さく、小型機器に適している。

#### [0003]

近年のデジタル処理技術の発展に伴い、デジタルカメラやデジタルビデオカメラ等の携帯機器が、普及しており、これらの携帯機器では、コンパクトフラッシュ(CF)カード、メモリステイック(MS)カード、スマートメデイア(SM)カード、セキュアデジタル(SD)カード、マルチメデイアカード(MMC)等のメモリカードが利用されている。

## [0004]

このようなメモリカードの記憶内容を、パーソナルコンピュータで編集処理し、且つ大容量のデイスクドライブに記憶し、メモリカードを再利用するという使用形態が好適である。このため、メモリカードリーダ/ライタとデイスクドライブ (MOドライブ)とを1台の装置に組み込んだ複合型記憶装置が提案されている(例えば、特許文献1)。

## [0005]

この複合型記憶装置の具体的構成として、デイスクドライブの基板に、メモリカード用コネクタ、メモリカードコントローラ等を搭載し、ホストとのインターフェースを1種類に限っていた(例えば、特許文献2,3参照)。

[0006]

#### 【特許文献1】

特開2000-358207号公報

[0007]

### 【特許文献2】

特開2002-288964号公報(図1参照)

[0008]

## 【特許文献3】

特開2001-22899号公報(図2、図7参照)

[0009]

## 【発明が解決しようとする課題】

即ち、従来技術では、メモリカード、デイスクドライブのインターフェースが、1種類(例えば、ATA(AT Attached)/ATAPI(AT Attached)Packet Interface)又はUSB(Univerasal Serial Bus))であるため、1種類のホストインターフェースに対応するものであった。

## [0010]

しかしながら、汎用のパーソナルコンピュータ等では、種々のインターフェース (USB等のシリアルインターフェースや、ATA/ATAPI等のパラレルインターフェース) が存在し、且つメモリカードも、種々のインターフェース (CFカード等のパラレルインターフェース、MS/SM/SD/MMC等のシリアルインターフェース) が存在する。

## [0011]

従来技術では、このような種々のインターフェースに、メモリカードとデイスクドライブとの複合型記憶装置1台で対応することは、困難である。又、個々のデイスクドライブやメモリカードに複数のインターフェースを搭載し、複合型記憶装置を構成することは、単一のインターフェースを持つデイスクドライブやメモリカードを、このために設計、生産する必要があり、コストアップの原因となる。

#### [0012]

しかも、複合型記憶装置の大きさを大型化する必要があり、例えば、1インチハイト (3.5型ストレージフォームファクター)内に収めることが難しく、パーソナルコンピュータやデジタルカメラ、DVDレコーダ等への内蔵が困難となる。

## [0013]

従って、本発明の目的は、単一のインターフェースのメモリカードとデイスクドライブとを組み合わせても、複数のホストインターフェースに対応するための複合型記憶装置及びそのメモリカード用基板を提供することにある。

## [0014]

又、本発明の他の目的は、メモリカードとデイスクドライブとを組み合わせても、装置を小型化して、複数のホストインターフェースに対応するための複合型 記憶装置及びそのメモリカード用基板を提供することにある。

#### [0015]

更に、本発明の他の目的は、複数のインターフェースのメモリカードとデイス クドライブとを組み合わせても、小型化して、複数のホストインターフェースに 対応するための複合型記憶装置及びそのメモリカード用基板を提供することにあ る。

## [0016]

## 【課題を解決するための手段】

この目的の達成のため、本発明のメモリカード機器と可換型ストレージ機器と を備えた複合型記憶装置は、第1のインターフェースを有する可換型ストレージ 機器と、第1及び第2のインターフェースを有するカード用基板とを有し、前記 カード用基板は、前記第2のインターフェースを前記第1のインターフェースに 変換するインターフェース変換回路と、前記インターフェース変換回路に接続さ れたコネクタと、前記コネクタと前記インターフェース回路に接続された前記メ モリカード機器を有する。

#### [0017]

又、本発明の第1及び第2のインターフェースを有するカード用基板は、前記第2のインターフェースを前記第1のインターフェースに変換するインターフェース変換回路と、前記インターフェース変換回路に接続され、前記第1のインターフェースで外部と接続するためのコネクタと、前記インターフェース回路と前記コネクタに接続された前記メモリカード機器を有する。

### [0018]

本発明では、カード用基板に、第2のインターフェースと第1のインターフェースとのインターフェース変換回路と、第1のインターフェースのコネクタと、メモリカード機器を設けたので、単一のインターフェースを有するメモリカードと可換型ストレージ機器を、複数のインターフェースで対応する複合型記憶装置を容易に実現できる。しかも、カード用基板に複数のインターフェースの機能を持たせたので、1つのインターフェースで使用する場合でも、同一のカード用基板を使用することで、大量生産によるコスト低下を期待できる。しかも、単一のインターフェースを持つ複合型記憶装置に対し、カード用基板の交換で、複数のインターフェースを持つ複合型記憶装置に変更できる。

#### [0019]

又、本発明の複合型記憶装置又はカード用基板は、好ましくは、前記メモリカード機器は、メモリカードのコネクタと、前記コネクタに接続され、前記メモリカードの少なくともリード及びライトの一方を制御するメモリカード制御回路とで構成される。これにより、複数のインターフェースに対応する複合型記憶装置を簡易に実現できる。

#### [0020]

又、本発明の複合型記憶装置又はカード用基板は、好ましくは、前記メモリカードのコネクタは、異なる種類のメモリカードに対応する複数のコネクタで構成され、前記メモリカード制御回路は、前記異なる種類の各メモリカードの少なくともリード及びライトの一方を制御するメモリカード制御回路で構成される。

#### [0021]

これにより、複数のインターフェースで対応する複合型記憶装置を、マルチカード対応に容易に実現できる。

#### [0022]

又、本発明の複合型記憶装置又はカード用基板は、好ましくは、前記第2のインターフェースで外部接続する時は、前記カード用基板のコネクタと前記可換型ストレージ機器とのコネクタとを接続するケーブルを更に設けた。これにより、容易に外部と第2のインターフェースで通信できる。

#### [0023]

又、本発明の複合型記憶装置又はカード用基板は、好ましくは、前記第1のインターフェースで外部接続する時は、前記外部と、前記カード用基板のコネクタと前記可換型ストレージ機器とのコネクタとを接続するケーブルを更に設けた。 これにより、容易に外部と第1のインターフェースで通信できる。

## [0024]

更に、本発明の複合型記憶装置又はカード用基板は、好ましくは、前記メモリカードと前記可換型ストレージ機器とのマスタ/スレーブを設定する設定手段を、前記カード用基板に設けた。これにより、メモリカードと可換型ストレージ機器との、マスタ/スレーブを容易に実現できる。

## [0025]

更に、本発明の複合型記憶装置又はカード用基板は、好ましくは、前記カード 用基板は、前記メモリカード用機器と前記インターフェース変換回路とを片面実 装する。これにより、可換型ストレージ機器と複合しても、薄い複合型記憶装置 を実現できる。

## [0026]

更に、本発明の複合型記憶装置では、好ましくは、前記可換型ストレージ機器は、デイスクドライブで構成されたことにより、大容量のストレージ機器を使用できる。

## [0027]

更に、本発明の複合型記憶装置では、好ましくは、前記デイスクドライブは、 デイスクドライブ機構と、前記デイスクドライブ機構を制御する回路を搭載した ドライブ用基板とを有することにより、容易に、カード用基板との接続が可能と なる。

### [0028]

更に、本発明の複合型記憶装置又はカード用基板では、好ましくは、前記第1 のインターフェースが、パラレルインターフェースであり、前記第2のインター フェースが、シリアルインターフェースである。

## [0029]

更に、本発明の複合型記憶装置又はカード用基板では、好ましくは、前記第1

のインターフェースが、ATA/ATAPIインターフェースであり、前記第2 のインターフェースが、USBインターフェースである。

[0030]

## 【発明の実施の形態】

以下、本発明の実施の形態を、メモリカード用基板、デイスクドライブ、複合型記憶装置、他の実施の形態の順で説明する。

[0031]

「メモリカード用基板]

図1は、本発明の一実施の形態の複合型記憶装置のメモリカード用基板の上面図、図2は、そのコンフィギュレーションLSI回路、図3は、その斜視図である。

#### [0032]

図1及び図3に示すように、プリント板100上には、パーソナルコンピュータ(図示せず)とATA/ATAPIケーブル(後述する)と接続するためのATA/ATAPIコネクタ160,160-1と,ATA/ATAPIインターフェースをコンフィグレーションするLSI130と、コンフィグレーションLSI130とスコンフィグレーションLSI130とスコンフィグレージョンLSI130とATA/ATAIPコネクタ160との間でマスタ/スレーブを設定するショートプラグ150と、コンパクトフラッシュ(CF)カードのスロットにつながるCF用コネクタ110と、メモリステイック(MS)、スマートメディア(SM)、セキュアデジタル(SD)カード、マルチメディアカード(MMC)の4種のカードに対応したコネクタ120とを搭載される。

[0033]

更に、プリント板100上には、パーソナルコンピュータのUSBシリアルラインと接続するためのUSBコネクタ180、外部からDC電圧が供給されるDCジャック(5 V)192、電源スイッチ190、USB-ATA/ATAPI変換LSI1・40が搭載される。

[0034]

USB-ATA/ATAPI変換LSI140は、ATA(IDE)/ATA PIバス170により、ATA/ATAPIコネクタ160と、コンフィグレー ションLSI130とに接続される。コンフィグレーションLSI130は、各メモリカードのシリアルライン174を介しMS/SM/SD/MMCコネクタ120と接続され、パラレルバス(CFバス)172を介しCFコネクタ110と接続される。

## [0035]

USB-ATA/ATAPI変換LSI140は、図3に示すように、変換プロトコルを格納する第1のメモリ140-1と、シリアルーパラレル変換のため、データを一時格納する第2のメモリ140-2とに接続され、LSI140に内蔵するCPUにより、USB-ATA変換又はUSB/ATAPI変換を行う

#### [0036]

コンフィグレーションLSI130は、図2に示すように、1つのATAインターフェースに、複数のインターフェースを接続するブリッジ回路であり、図1のIDE(ATA)バス170とATA/ATAPIインターフェース制御するATA/ATAPI制御ブロック132と、ATA/ATAPIインターフェースと他のインターフェースとのデータバッファを構成するFIFOメモリ133と、ブリッジ制御するためのCPU134と、FIFOメモリ133のデータをDMA(Direct Memory Access)転送するDMA回路135とを有する。

#### [0037]

CPU134のCPUバス131に、メモリーステイック(MS)とのインターフェースを行うメモリーステイックインターフェース回路136と、SDメモリカードとマルチメデイアカードとのインターフェースを行うSDメモリインターフェース回路137と、スマートメデイアとのインターフェースを行うSMインターフェース回路138と、CFカードとのインターフェースを行うCFカードインターフェース回路139とを有する。

#### [0038]

このコンフィグレーションLSI130は、ATA/ATAPIインターフェースと、MSインターフェース、SDメモリインターフェース、SMインターフェース、CFカードインターフェースとの橋渡しを行う、所謂ATA/ATAP

I ブリッジ回路である。そして、このコンフィグレーションLSI130は、図 3に示すように、CPU134のプログラム、パラメータを格納するメモリ13 0-1に接続している。

## [0039]

尚、図3の196は、コンデンサを示す。この基板100の動作を簡単に説明する。ホストPC (Personal Computer)等のホストコントローラと、ATA/ATAPI接続する場合には、ホストPCは、ATA/ATAPIケーブルでプリント板100上のATA/ATAPIコネクタ160に接続される。ここから、コンフィグレーションLSI130に配線され、それぞれのメモリカードコネクタ110、120へ配線される。コンフィグレーションLSIには、ATA/ATAPIのマスタ/スレープ設定のピン150が用意されており、固定的にマスタあるいはスレーブに設定する。また、この端子をショートプラグ等で設定可能とする仕様も選択できる。

## [0040]

次に、ホストPCとUSB接続する場合には、ホストPCは、USBケーブルで、プリント板100上のUSBコネクタ180に接続される。ここから,USB-ATA/ATAPI変換LSI140に配線され、ATA/ATAPI側のマスタ側であるATA/ATAPIコネクタ160に配線され、後述する外部のストレージ機器(デイスクドライブ)に接続される。

#### [0041]

一方、スレーブ側は、コンフィグレーションLSI130に配線され、各種メモリカードへのアクセスが可能となる。USB-ATA/ATAPI変換LSI140からのマスタ/スレーブの接続は逆にすることも可能で、ホストPCから見た場合には、ドライブレターの順位が変わることになる。装置の構成としては、ATA/ATAPIインターフェースを持つ可換型ストレージ機器からプリント板100上のATA/ATAPIAPIネクタ160へのケーブルで配線され、プリント板100上のUSBコネクタ180に接続されたUSBケーブルからホストPCへ接続される。

## [0042]

[デイスクドライブ]

次に、複合型記憶装置のデイスクドライブを説明する。図4は本発明の一実施の形態の複合型記憶装置のデイスクドライブの外観図、図5は、図4の装置の断面図、図6は、図4の装置の回路ブロック図、図7は、図4の装置のプリント基板の回路配置図である。

## [0043]

図4乃至図7は、複合型記憶装置のデイスクドライブとして、光磁気デイスク装置を示す。図4に示すように、光磁気デイスクドライブ300は、光磁気デイスクが挿入されるスロット24を備えたドライブ機構22と、その上に設けられ、後述する制御回路を搭載したプリント基板40と、プリント基板40に設けられたコネクタ23とから構成される。

## [0044]

このプリント基板 4 0 の表面(図で見える面)には、回路部品を実装せず、裏面に全ての回路部品を実装する。即ち、片面実装により、ドライブの薄さを実現する。

## [0045]

このプリント基板40の裏面に実装される制御回路を、図6で説明する。図6に示すように、マイクロプロセッサ(MPU)2は、装置の主制御を行うものである。ランダムアクセスメモリ(RAM)3は、MPU2が演算処理するために使用されるメモリである。

## [0046]

オプチカルディスクコントローラ(ODC)4は、ホストとのインターフェース制御を行い、且つデータのエンコード・デコードを行うものである。デジタルシグナルプロセッサ(DSP)5は、光ディスクドライブの光学ヘッド等のサーボ制御を行うものである。制御ロジック回路6は、MPU2、ODC4、DSP5と、光学ヘッドや駆動機構との間で、データの送受信を行うためのタイミングゲートを作成するための論理回路群である。

## [0047]

MPU2、RAM3、ODC4、DSP5、制御ロジック回路6は、内部アドレス/データバス線9で接続されている。そして、MPU2、RAM3、ODC

4、DSP5、制御ロジック回路6、内部アドレス/データバス線9は、ワンチップ上に形成され、且つ制御LSI1を構成する。

#### [0.048]

リードオンリーメモリ(ROM) 8 は、MPU 2 が、実行する制御プログラムを格納するメモリである。ROM 8 は、制御LSI1の内部バス 9 に接続される。ランダムアクセスメモリ(RAM) 7 は、リードデータ・ライトデータのバッファメモリとして使用されるメモリである。RAM 7 は、ODC 4 と外部アドレス/データバス線 9-1 を介して接続される。

## [0049]

このデジタル回路に加え、アナログ回路が設けられている。アナログ回路は、 リード回路10、ライト回路12、駆動回路13、サーボ・AGC回路21等で ある。

## [0050]

リード回路10は、光学ヘッドの光ディテクター30の出力を増幅して、リードデータを、ODC4に出力する。ライト回路12は、光学ヘッドのレーザーダイオード31を、ODC4からのライトデータに応じて、駆動する。これにより、光磁気デイスクにデータを書き込む。

#### [0051]

駆動回路13は、DSP5からのサーボ信号に応じて、光学ヘッドの駆動機構32を駆動する。光学ヘッドの駆動機構32には、光学ヘッドのフォーカスアクチュエータ、光学ヘッドのトラックアクチュエータ、光学ヘッドの移動モータ等がある。

#### [0052]

サーボ・AGC回路21は、光学ヘッドの光ディテクター30の検出出力からフォーカスエラー信号及びトラックエラー信号を作成する。フォーカスエラー信号及びトラックエラー信号は、DSP5に出力される。

## [0053]

このように、MPU2、RAM3、ODC4、DSP5、制御ロジック回路6、内部アドレス/データバス線9を、制御LSI1内に収容している。このため

、これら回路の収容面積が減少するので、これら回路の大幅な小型化が可能となる。

## [0054]

又、LSI1内に、内部アドレス/データバス線9を設けたため、LSI1外部に設けられるアドレス/データバス線の長さを短くできる。これにより、回路基板上のアドレス/データバス線の専有面積を減少できる。

## [0055]

デジタル信号の入出力を行うデジタル回路とバス線9をまとめたので、外部アナログ回路へのノイズの放射を防止することができる。このため、サーボ制御が正確にでき、且つリード動作も安定となる。

## [0056]

更に、A/D、D/Aコンバータを含むDSP5は、デジタル/アナログ混合 回路である。しかし、DSP5もバス線に接続されているので、DSP5も一体 化している。このため、より小型となる。しかもノイズの放射も低減できる。

## [0057]

ここで、ROM8及びRAM7を、制御LSI1内に収容することもできる。 しかし、この実施の形態では、RAM7は、データバッファの役目を果たすため 、ODC4との接続のための外部バス9-1が、内部アドレス/データバス線9 とは異なる。又、バッファサイズの変更の要求も考慮する必要がある。このため 、RAM7を、制御LSI1内に収容していない。

# [0058]

又、ROM8は、制御プログラムを格納する。このため、ROM8単体で、制御プログラムを書き込めるようにした方が、便利である。又、制御プログラムのバージョンアップのために、制御プログラムを書き換えることもある。この場合にも、ROM8単体で、制御プログラムを書き換えることができる方が、便利である。このため、ROM8を、制御LSI1内に収容していない。

## [0059]

勿論、ROM8及び/又はRAM7を、LSI1内に収容することもできる。 このようにすると、より小型化が可能となる。

## [0060]

図5の断面図により、光ディスクドライブ機構22を説明する。ドライブ機構22は、スピンドルモータ35と、光学ヘッド20とを有する。スピンドルモータ35は、スロット24から挿入されたカートリッジケース50内の光ディスク51を回転するものである。

#### [0061]

光学ヘッド20は、固定部20-1と可動部20-2とを有する。固定部20-1には、レーザーダイオード31と、光ディテクタとが設けられ、装置ベースに固定されている。

## [0062]

可動部20-2は、ボイスコイルモータにより、光ディスク51のトラック横断方向に、移動される。可動部20-2は、対物レンズ、フォーカスアクチュエータ、トラックアクチュエータ、レンズ位置検出器が設けられている。

## [0063]

この固定部20-1の上に、カートリッジホルダー53が取り付けられる。カートリッジホルダー53は、挿入されるカートリッジケース50を保持するものである。カートリッジホルダー53の上面の中央には、バイアス磁界印加用コイル37が設けられている。

#### [0064]

図7のプリント基板40への回路配置図により、更に詳細に説明する。図7に示すように、制御LSI1は、図6に示したように、MPU2、ODC4、DSP5、制御ロジック回路6、SRAM3とを、ワンチップに形成したものである。

## [0065]

そして、このワンチップLSI1に、3つのクロック源(水晶発振器)18が接続されている。クロック源18は、システムクロックを発生するクロック源と、媒体タイプ1用(230M/128M媒体用)リファレンスクロックを発生するクロック源と、媒体タイプ2用(640M/540M媒体用)リファレンスクロックを発生するクロック源とを有する。RAM7は、汎用の4メガのDRAM

で構成されている。ROM8は、汎用の4メガのFLASHROMで構成されている。

## [0066]

図5の光学ヘッド20の固定部20-1には、図6に示したライトLSI回路 12と、プリアンプ・サーボAGC回路21とが設けられている。ライトLSI 回路12は、固定部20-1のレーザーダイオード(発光素子)31のリード/ ライト発光制御を行う。そして、ライトLSI回路12は、制御LSI1の制御 ロジック回路6に接続され、MPU1の指示によりレーザーダイオード31をリード/ライト発光制御する。

### [0067]

プリアンプ・サーボAGC回路21は、光ディテクター30の検出電流を電圧 に変換した後、再生信号、フォーカスエラー信号及びトラックエラー信号を作成 するものである。プリアンプ・サーボAGC回路21は、再生信号の作成回路、フォーカスエラー信号の作成回路、トラックエラー信号の作成回路等で構成されている。

#### $[0\ 0\ 6\ 8]$

リード回路(LSI)10は、プリアンプ・AGC回路21の再生信号(リード信号)の波形の生成を行い、パルス化されたリードデータをODC4に出力する。リードLSI10は、波形生成回路で構成されている。

#### [0069]

アナログLSI回路14は、装置内で使用される各種のアナログ回路を集積化したものである。アナログLSI回路14は、フォーカスエラー信号や、トラックエラー信号のフィルタリング、増幅等を行う。

## [0070]

図5の光ディスクドライブ機構22には、光学ヘッド20の対物レンズ位置を 検出するためのレンズ位置検出回路が設けられている。AGCアンプ11は、検 出回路33のセンサ信号の電流/電圧変換を行うための回路である。

#### [0071]

又、光ディスクドライブの機構22のフォーカスアクチュエータは、光学ヘッ

ド20の対物レンズをフォーカス方向に駆動して、光ビームのフォーカス位置を調整する。トラックアクチュエータは、光学ヘッド20の対物レンズをトラック 横断方向に駆動して、光ビームのトラック位置を調整する。ボイスコイルモータ は、光学ヘッド20を、光ディスクのトラックを横断する方向に移動する。

## [0072]

図7に戻り、DSP5は、アナログLSI回路14からのフォーカスエラー信号とトラックエラー信号と、AGCアンプ11からのレンズ位置検出信号に応じて、各種のサーボ制御処理を行う。即ち、DSP5は、フォーカスサーボ制御、トラックサーボ制御及びシーク制御を行う。

#### [0073]

DSP5は、フォーカスエラー信号とトラックエラー信号とレンズ位置検出信号とをアナログ/デジタル変換するA/Dコンバータ群を有する。そして、DSP5は、これらデジタル変換された信号に基づいて、サーボ制御値(フォーカスサーボ制御値、トラックサーボ制御値、シークサーボ制御値)を演算する。

## [0074]

DSP5は、各サーボ制御値をアナログのサーボ制御量に変換するD/Aコンバータ群を有する。DSP5は、サーボ制御のための駆動回路13-1、13-4に制御量を出力する。

#### [0075]

この駆動回路13-1は、フォーカスアクチュエータ及びトラックアクチュエータを駆動するためのフォーカス/トラックドライバー回路である。フォーカス/トラックドライバー回路は、周知の回路で構成されている。即ち、フォーカス/トラックドライバー回路は、それぞれ独立した2チャンネルのH型ブリッジ回路ICから構成される。

#### [0076]

このフォーカス/トラックドライバー回路 13-1には、駆動電流検出用のオペアンプ 13-3と、駆動電流値設定用のコンパレータ 13-2とが接続されている。又、駆動回路 13-4は、ボイスコイルモータを駆動するための V C M ドライバー回路である。 V C M ドライバー回路 13-4 は、汎用のフルブリッジ回

路で構成されている。

## [0077]

更に、エジェクトドライバー回路15は、制御ロジック回路6に接続され、MPU2の指示に応じて、図4のドライブ機構22のエジェクトモータ36を駆動する。スピンドルドライバー回路13-5は、制御ロジック回路6に接続され、MPU2の指示に応じて、スピンドルモータ35を駆動する。スピンドルドライバー回路13-5は、3相のセンサレスモータドライバで構成される。

## [0078]

バイアスドライバー回路16は、制御ロジック回路6に接続され、MPU2の指示に応じて、図5のバイアスコイル37を駆動する。バイアスドライバー回路16は、H型ブリッジ回路で構成される。DC-DCコンバータ19は、5ボルト電圧を、3.3ボルトに変換して、電源を供給する。

## [0079]

この制御回路の動作は、周知のように、DSP5が、アナログLSI回路14のフォーカスエラー信号とトラックエラー信号をデジタル信号に変換した後、この信号に応じて、フォーカスサーボ制御及びトラックサーボ制御を行う。即ち、DSP5は、フォーカス/トラック駆動回路13-1に制御量を出力して、光学へッド20のフォーカスアクチュエータ、トラックアクチュエータを駆動する。

#### [0800]

リード/ライト命令は、外部のコンピュータからODC4を介してMPU2に与えられる。MPU2は、指定された光ディスクのトラック位置に光学ヘッドを位置付けるため、DSP5に、移動距離を指示する。DSP5は、VCMドライバー回路13-4を介して、ドライブ22のボイスコイルモータを駆動する。DSP5は、アナログLSI回路14のトラックエラー信号により、光学ヘッドの位置を検出しながら、ボイスコイルモータを駆動して、光学ヘッドを指定トラックへ位置付ける。

#### [0081]

ODC4で受信されたライトデータは、DRAM7に格納された後、ライトL SI12に出力され、光学ヘッド22のレーザーダイオード31が駆動される。 これにより、光ディスクに書き込みが行われる。

## [0082]

又、リード命令を受けた時は、光学ヘッド20の光ディテクタ30の検出信号からプリアンプ・サーボAGC回路21が再生信号を作成する。再生信号は、リード回路10で、パルス化され、リードデータが得られる。リードデータは、リードLSI10からODC4に出力された後、DRAM7に格納される。DRAM7に格納されたリードデータは、ODC4から外部に出力される。

## [0083]

図7に示すように、回路基板40の中央に、制御LSI1が設けられる。この制御LSI1を囲むように、ROM8、RAM7、アナログLSI回路14、リードLSI回路10が設けられている。AGC回路11、ドライバー回路13-1、13-4、13-5、16、アンプ13-3、コンパレータ13-2は、その下に設けられている。

#### [0084]

図7の回路基板 40の反対面には、部品が実装されていない。又、23は、A TA、即5 I D E (Integrated Device Electronic) インターフェースコネクタ 、 $24-1\sim24-5$ は、光ディスクドライブとの接続のためのコネクタである

#### [0085]

図5に戻り、回路基板40の上面には、部品が搭載されていない。回路基板40の下面に、全ての部品が搭載されている。そして、回路基板40は、下面を、光ディスクドライブ22に対向させて、光ディスクドライブ22に取り付けられる。このように、回路基板40の上面に、部品を搭載しないで、且つ部品を搭載した回路基板40を光ディスクドライブ機構22に密着して設けたので、回路基板40を含めた光ディスク装置の厚みを、より小さくすることができる。従って、例えば、厚さ約17ミリメートルの光ディスクドライブを実現できる。

#### [0086]

### [複合型記憶装置]

図8は、本発明の一実施の形態の複合型記憶装置の正面図、図9は、その断面

図、図10は、フロント側から見た斜視図、図11は、その分解斜視図、図12 は、バック側から見た斜視図である。

## [0087]

図8及び図9に示すように、図1乃至図3のように構成したプリント板100を、回路実装面を上にして、図4乃至図7の薄型の可換型ストレージ機器300に上乗せし、前面に、パネル400を設けて、複合型の装置として構成する。図8の前面パネルでは、独立したコンパクトフラッシュ(CF)カードのスロット110と、メモリステイック(MS)、スマートメディア(SM)、セキュアデジタル(SD)、マルチメディアカード(MMC)の4種のカードに対応したコネクタ120の両方を搭載した例を示す。尚、各種メモリカードの接続の可否は、コンフィグレーションLSI130の仕様による。

## [0088]

更に、詳細に説明する。図10は、図8及び図9の複合型記憶装置のフロント側から見た斜視図であり、図11は、その分解斜視図である。図12は、図8及び図9の複合型記憶装置のバック側から見た斜視図である。

## [0089]

このように、片面実装したカード用プリント板100と、片面実装した可換型ストレージ装置300とを積層することにより、1インチハイト(= 25.4 mm, 3.5型ストレージフォームファクター)以下の薄い複合型記憶装置を実現できる。又、カード用プリント板100は、これら回路を搭載しても、ストレージ装置300の奥行きを越えない程度に奥行きに設定でき、複合型記憶装置の高さばかりでなく、奥行き、幅も、大型化を防止できる。

## [0090]

このため、タワー型 P C 内蔵用には、内部接続が容易なATA/ATAPIインターフェースとし、3.5型のフォームファクタに、MO等の可換型ストレージ機器300とメモリカードのリーダライタの両方100を搭載でき、これにより、コンパクトで簡単に、P C に内蔵することが可能になる。

#### [0091]

また、外付け型としては、USBインターフェース等のシリアル系のインター

フェースを採用し、小型の外観で可換型ストレージ機器300とメモリカードの リーダライタの両方100が搭載された商品を構成できる。

## [0092]

さらに、上記のATA/ATAPIインターフェースのプリント基板とUSBインターフェース等のシリアル系のインターフェースを持つプリント基板を共有にすることにより、3.5型ストレージフォームファクターの複合型記憶装置を容易に実現できる。

## [0093]

又、この例とは逆に、カード用プリント板100を、回路実装面を下にして、可換型ストレージ装置300に積層できる。この例のように、カード用プリント板100を、回路実装面を上にして、可換型ストレージ装置300に積層する場合には、マスタ/スレーブ設定ピン150を表面(上面)に露出でき、設定が容易となる。又、プリント板100と可換型ストレージ装置300の基板40との間にショート防止用レジスト膜や、フィルムを設けることにより、密着した形態が可能であり、より装置を薄くできる。更に、カード用プリント板100を、回路実装面を上にして、可換型ストレージ装置300に積層する場合には、相互の回路に距離を持たせることができ、回路間でのノイズや発熱の影響を低減できる

#### [0094]

図13は、図8乃至図12の構成の複合型記憶装置を、USBインターフェースで使用例を示す図である。ホストPCからはUSBケーブル200で、カード用プリント板100上のUSBコネクタ180に接続される。ここから、USB-ATA/ATAPI変換LSI140に接続され、ATA/ATAPI側のマスタ側からは、ATA/ATAPIコネクタ160に接続され、ATA/ATAPIコネクタ204により、ストレージ機器300のATA/ATAPIコネクタ23に接続される。

#### [0095]

一方、スレーブ側は、コンフィグレーションLSI130に接続され、パラレルバス172及びシリアルライン174より、各種メモリカードのコネクタ11 0,120に接続される。従って、各種メモリカードへのアクセスが可能となる [0096]

0

USB-ATA/ATAPI変換LSI140からのマスタ/スレーブの接続は、逆にすることも可能で、ホストPCから見た場合には、ドライブレターの順位が変わる

ことになる。装置の構成としては、ATA/ATAPIインターフェースを持つ可換型ストレージ機器300からプリント板100上のATA/ATAPIコネクタ160へのケーブル204で配線され、プリント板100上のUSB-ATA/ATAPIコネクタ160へI変換器140を介しUSBコネクタ180に接続されたUSBケーブル200からホストPCへ接続される。

[0097]

次に、ホストPCと、ATA/ATAPI接続する場合には、ホストPCは、図15に示すATA/ATAPIケーブル210で、プリント板100上のATA/ATAPIコネクタ160に接続される。ここから、コンフィグレーションLSI130に配線され、それぞれのメモリカードコネクタ110,120へ配線される。コンフィグレーションLSIには、ATA/ATAPIのマスタ/スレープ設定のピン150が用意されており、固定的にマスタあるいはスレーブに設定する。また、この端子をショートプラグ等で設定可能とする仕様も選択できる。

[0098]

更に、図15に示すようなATA/ATAPIケーブル210のコネクタ216で、可換型ストレージ機器300のプリント基板40のコネクタ23に接続する。

[0099]

このように、メモリカード基板(インターフェース基板) 100を、図1乃至図3のように構成する事で、ATA/ATAPIインターフェースを有する複合型の装置と、USB-ATA/ATAPI変換LSI140のような搭載されたLSIによって決まるインターフェースを持つ装置との複合型の装置が共用可能となる。共用はプリント板レベル、装置完成レベルのどちらでも可能である。

[0100]

尚、図15のATA/ATAPIケーブル210は、ホスト側コネクタ212 、電源コネクタ206と、接続ケーブル218と、プリント基板用コネクタ21 4と、接続ケーブル220と、ストレージ機器用コネクタ216とで構成される

#### [0101]

## [他の実施の形態]

前述の実施の形態では、図3のような光磁気デイスクドライブで、可換型ストレージ装置を説明したが、これ以外の構成の可換型ストレージ装置、例えば、磁気デイスクドライブ、光デイスクドライブ、光磁気デイスクドライブ等や、可換型でない光デイスクドライブや光磁気デイスクドライブや磁気デイスクドライブを利用できる。

## [0102]

又、インターフェースを、USB、ATA/ATAPI、メモリカードで説明したが、IEEE1394、SCSI等の他のインターフェースを適用でき、インターフェースの数も2種類に限らず、3種類以上であっても良い。更に、メモリカードも、他の形式のメモリカードを使用できる。

#### [0103]

以上、本発明を実施の形態により説明したが、本発明の趣旨の範囲内において、本発明は、種々の変形が可能であり、本発明の範囲からこれらを排除するものではない。

#### [0104]

(付記1)メモリカード機器と可換型ストレージ機器とを備えた複合型記憶装置において、第1のインターフェースを有する可換型ストレージ機器と、第1及び第2のインターフェースを有するカード用基板とを有し、前記カード用基板は、前記第2のインターフェースを前記第1のインターフェースに変換するインターフェース変換回路と、前記インターフェース変換回路に接続されたコネクタと、前記インターフェース回路に接続された前記メモリカード機器を有することを特徴とする複合型記憶装置。

### [0105]

(付記2)前記メモリカード機器は、メモリカードのコネクタと、前記コネクタに接続され、前記メモリカードの少なくともリード及びライトの一方を制御するメモリカード制御回路とで構成されたことを特徴とする付記1の複合型記憶装置。

### [0106]

(付記3) 前記メモリカードのコネクタは、異なる種類のメモリカードに対応する複数のコネクタで構成され、前記メモリカード制御回路は、前記異なる種類の各メモリカードの少なくともリード及びライトの一方を制御するメモリカード制御回路で構成されたことを特徴とする付記2の複合型記憶装置。

#### [0107]

(付記4)前記第2のインターフェースで外部接続する時は、前記カード用基板のコネクタと前記可換型ストレージ機器とのコネクタとを接続するケーブルを更に設けたことを特徴とする付記1の複合型記憶装置。

## [0108]

(付記5)前記第1のインターフェースで外部接続する時は、前記外部と、前記カード用基板のコネクタと前記可換型ストレージ機器とのコネクタとを接続するケーブルを更に設けたことを特徴とする付記1の複合型記憶装置。

### [0109]

(付記6)前記メモリカードと前記可換型ストレージ機器とのマスタ/スレーブを設定する設定手段を、前記カード用基板に設けたことを特徴とする付記2の複合型記憶装置。

#### [0110]

(付記7)前記カード用基板は、前記メモリカード用機器と前記インターフェース変換回路とを片面実装したことを特徴とする付記1の複合型記憶装置。

## [0111]

(付記8) 前記可換型ストレージ機器は、デイスクドライブで構成されたことを特徴とする付記1の複合型記憶装置。

#### [0112]

(付記9)前記デイスクドライブは、デイスクドライブ機構と、前記デイスク

ドライブ機構を制御する回路を搭載したドライブ用基板とを有することを特徴とする付記8の複合型記憶装置。

## [0113]

(付記10)前記第1のインターフェースが、パラレルインターフェースであり、前記第2のインターフェースが、シリアルインターフェースであることを特徴とする付記1の複合型記憶装置。

## [0114]

(付記11)前記第1のインターフェースが、ATA/ATAPIインターフェースであり、前記第2のインターフェースが、USBインターフェースであることを特徴とする付記10の複合型記憶装置。

#### [0115]

(付記12)第1及び第2のインターフェースを有するカード用基板において、前記第2のインターフェースを前記第1のインターフェースに変換するインターフェース変換回路と、前記インターフェース変換回路に接続され、前記第1のインターフェースで外部と接続するためのコネクタと、前記インターフェース回路と前記コネクタに接続された前記メモリカード機器を有することを特徴とするカード用基板。

#### [0116]

(付記13) 前記メモリカード機器は、メモリカードのコネクタと、前記コネクタに接続され、前記メモリカードの少なくともリード及びライトの一方を制御するメモリカード制御回路とで構成されたことを特徴とする付記12のカード用基板。

#### [0117]

(付記14) 前記メモリカードのコネクタは、異なる種類のメモリカードに対応する複数のコネクタで構成され、前記メモリカード制御回路は、前記異なる種類の各メモリカードの少なくともリード及びライトの一方を制御するメモリカード制御回路で構成されたことを特徴とする付記13のカード用基板。

#### [0118]

(付記15)前記第2のインターフェースで外部接続する時は、前記カード用

基板のコネクタと可換型ストレージ機器とのコネクタとをケーブル接続すること を特徴とする付記12のカード用基板。

### [0119]

(付記16)前記第1のインターフェースで外部接続する時は、前記外部と、前記カード用基板のコネクタとをケーブル接続するたことを特徴とする付記12のカード用基板。

#### [0120]

(付記17) 前記メモリカードと前記外部の可換型ストレージ機器とのマスタ /スレーブを設定する設定手段を、更に設けたことを特徴とする付記13のカー ド用基板。

#### [0121]

(付記18) 前記カード用基板は、前記メモリカード用機器と前記インターフェース変換回路とを片面実装したことを特徴とする付記12のカード用基板。

#### [0122]

(付記19)前記第1のインターフェースが、パラレルインターフェースであり、前記第2のインターフェースが、シリアルインターフェースであることを特徴とする付記12のカード用基板。

#### [0123]

(付記20) 前記第1のインターフェースが、ATA/ATAPIインターフェースであり、前記第2のインターフェースが、USBインターフェースであることを特徴とする付記19のカード用基板。

#### [0124]

#### 【発明の効果】

このように、本発明では、カード用基板に、第2のインターフェースと第1のインターフェースとのインターフェース変換回路と、第1のインターフェースのコネクタと、メモリカード機器を設けたので、単一のインターフェースを有するメモリカードと可換型ストレージ機器を、複数のインターフェースで対応する複合型記憶装置を容易に実現できる。

#### 【図面の簡単な説明】

### 【図1】

本発明の複合型記憶装置の一実施の形態のカード用基板の構成図である。

#### 【図2】

図1のコンフィグレーション用LSIのブロック図である。

#### 【図3】

図1のカード用基板の斜視図である。

#### 【図4】

本発明の複合型記憶装置の一実施の形態の可換型ストレージ機器の外観図である。

### 【図5】

図4の可換型ストレージ機器の断面図である。

#### 【図6】

図4の可換型ストレージ機器の制御ブロック図である。

#### 【図7】

図5の可換型ストレージ機器のプリント基板の回路実装図である。

#### 【図8】

本発明の一実施の形態の複合型記憶装置の正面図である。

#### 【図9】

図9の複合型記憶装置の断面図である。

### 【図10】

図9の複合型記憶装置のフロント側から見た斜視図である。

#### 【図11】

図10の複合型記憶装置の分解斜視図である。

#### 【図12】

図9の複合型記憶装置のバック側から見た斜視図である。

#### 【図13】

図8乃至図12の複合型記憶装置のUSBインターフェース接続時の説明図である。

### 【図14】

ページ: 27/E

図8乃至図12の複合型記憶装置のATA/ATAPIインターフェース接続時の説明図である。

## 【図15】

図14の接続ケーブルの構成図である。


## 【符号の説明】

- 100 カード用基板
- 110、120 カード用コネクタ (スロット)
- 140 USB-ATA/ATAPI変換回路
- 130 コンフィグレーションLSI
- 150 マスタ/スレーブ設定ジャック
- 160 ATA/ATAPIコネクタ
- 170, 172 パラレルバス
- 174 シリアルライン
- 180 USBコネクタ
- 200 前面パネル
- 300 可換型ストレージ装置 (MOドライブ)
- 22 ドライブ機構
- 24 MOスロット
- 23 ATA/ATAPIコネクタ
- 40 ドライブ基板


【書類名】

図面


【図1】




[図2]




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】




【図10】




【図11】




【図12】




【図13】



【図14】



【図15】



## 【書類名】 要約書

## 【要約】

【課題】メモリカードと可換型ストレージ装置を有する複合型記憶装置において、複数の外部インターフェースを容易に且つ小型に実現する。

【解決手段】カード用基板(100)に、第2のインターフェースと第1のインターフェースとのインターフェース変換回路(140)と、第1のインターフェースのコネクタ(160)と、メモリカード機器(130,110,120)を設けたので、単一のインターフェースを有するメモリカードと可換型ストレージ機器(300)を、複数のインターフェースで対応する複合型記憶装置を容易に実現できる。

【選択図】図10

# 特願2003-023617

# 出願人履歴情報

識別番号

[000005223]

1. 変更年月日

1996年 3月26日

[変更理由]

住所変更

住 所

神奈川県川崎市中原区上小田中4丁目1番1号

氏 名

富士通株式会社